IC 验证周报｜2026 年第 37 周
信息覆盖范围
- 时间范围：2026-09-07 00:00 至 2026-09-13 23:59（北京时间，ISO 2026 年第 37 周）
- 收录原则：只收录在本周发生或正式公开、与数字 IC 验证直接相关且可由一手来源核验的信息。
- 事实边界：会议日期和议程为已确认事实；论文摘要中的效果数据属于作者报告，未经本刊独立复现；“编辑判断”仅代表对工程落地价值的分析。
本周速览
本周没有检索到 UVM、SystemVerilog 或 PSS 的新正式版本。值得关注的增量来自 9 月 8 日的 DVCon Taiwan 2026 与 9 月 10 日的 DVCon Japan 2026：议题明显从“让 AI 生成更多验证代码”转向“让结果可追溯、可度量、可复核”。CDC/RDC 的静态结果如何进入动态回归、规格—RTL—测试平台之间如何建立证据链，以及如何按 RTL 变更缩小回归范围，是本周最有实际工程价值的三条主线。
标准与方法学
CDC/RDC：抽象模型互操作继续走向工程落地
已确认事实（2026-09-08）：DVCon Taiwan 议程安排了 Accellera CDC-RDC 工作组的“CDC-RDC Verification Standard 1.0 for Interoperable Abstract Model”专题，集中介绍今年已发布的 1.0 标准及互操作抽象模型。同期议程还将 CDC 单列为一个技术轨道。DVCon Taiwan 2026 官方议程
编辑判断：标准本身不是本周发布，但本周官方技术会议把它放入独立轨道，说明团队可以开始把 CDC/RDC 意图从厂商私有约束中抽离出来。落地时最值得先做的不是一次性迁移全部 waiver，而是选择一个跨复位较多的 IP，验证抽象模型在两套工具或静态/动态流程之间能否保持一致语义。
用 SVA 与 X 注入连接静态 RDC 和动态仿真
作者报告（2026-09-10）：DVCon Japan 收录的论文提出从静态复位约束自动生成 SVA，并将静态工具识别的结构路径用于仿真 X 注入，以验证复位分组和顺序假设是否真的可观测。摘要称该方法能把静态告警的结构证据带入动态回归，并处理约 20 个参考时钟的复位容差窗口。DVCon Japan 2026 官方论文摘要
工程提示：这类混合流程的关键产物应是“约束—断言—动态失败”三者的可追溯映射，而不只是减少告警数量。建议先固定复位意图的版本与容差定义，再自动生成断言，避免把错误的 waiver 机械地固化进回归。
工具与开源项目
RgGen 作为 CSR 单一来源工具进入 DVCon Japan 技术议程
已确认事实（2026-09-10）：DVCon Japan 的 SoC DV 轨道介绍了开源 CSR 自动化工具 RgGen。官方摘要说明它从人类可读的寄存器描述生成 RTL 及配套文件，目标是减少规格与实现漂移；项目源码以开源仓库持续维护。DVCon Japan 2026 官方论文摘要 · RgGen 官方代码仓库
编辑判断：对验证团队而言，价值不只在生成寄存器 RTL，而在于让 RAL、文档、断言或寄存器测试共享同一输入。评估此类工具时，应把“修改一处字段后，所有下游产物是否同步变化”作为首要验收用例。
本周未发现 Verilator、cocotb、Yosys 或 Surelog 在覆盖期内发布新的稳定版本，因此不重复收录日常提交或尚未关闭的问题。
工程实践
规格可追溯比单一覆盖率数字更重要
作者报告（2026-09-10）：DVCon Japan 的 SpecGuard 摘要提出对规格要求、RTL 实现与测试平台证据进行三方分析，并区分“通过但未映射到任何需求的断言”和“看似相关却检查了错误行为的覆盖缺口”。作者报告在 USB4 案例中从 600 多页规格提取 3,706 条需求，并展示严格与宽松信任配置下覆盖率可从 12.5% 变化到 85.2%。这些数字尚未由本刊独立复现。DVCon Japan 2026 官方论文摘要
编辑判断：这项工作的核心不是 LLM，而是把证据层、置信规则和未知项显式化。团队即使不采用 AI，也可先在验证计划中为每条需求增加“实现位置、checker、stimulus、结果”四类引用，并禁止未解析项被默认为已覆盖。
按变更影响选择回归，但让确定性分析掌握边界
作者报告（2026-09-10）：IntelliVerifier 摘要把 diff 解析、调用图、数据流和 schema 校验留给确定性脚本，仅让 LLM 处理边消歧、语义映射和测试场景编写等判断性任务。作者称其在 5 类 VIP/AVIP、20 多个 changelist 上将影响分析从约两周缩短到 20–35 分钟，并把生成测试放到独立暂存区供人工审查。DVCon Japan 2026 官方论文摘要
工程提示：可复用的设计原则是“可计算的部分必须可重放，模型判断必须带证据，硬门禁失败不得宣称成功”。即使不引入完整智能体，也可先用 RTL/reference model diff 驱动回归分层，并记录每个被跳过测试的可审计理由。
AI 辅助覆盖率闭环成为区域会议主轴
已确认事实（2026-09-08）：DVCon Taiwan 的三个并行轨道同时出现特性中心代码覆盖率、智能体覆盖率闭环、AI 辅助 coverage gap closure、自动 UVM 生成、RTL debug 和可扩展形式验证等议题。DVCon Taiwan 2026 官方会议页 · 官方议程
官方观点：两场主题演讲把 AI 描述为跨仿真、形式验证、仿真加速和软件验证的“语义层”，并认为验证工程师会更多承担策略与架构编排职责。这是演讲方观点，不等同于经验证的行业结论。
编辑判断：短期最稳妥的采用路径是回归分诊、日志聚类、可追溯测试计划等“建议型”环节；对 coverage waiver、断言正确性与 sign-off 结论仍应保留确定性检查和人工责任人。
行业与岗位动态
已确认事实（2026-09-08、2026-09-10）：DVCon Taiwan 与 DVCon Japan 在同一周举行，议程共同覆盖 SystemVerilog/UVM、形式验证、CDC/RDC、低功耗与 AI 辅助验证。DVCon Japan 官方说明其论文由技术程序委员会评审后接收。DVCon Taiwan 2026 官方会议页 · DVCon Japan 2026 官方会议页
编辑判断：岗位能力信号正在从“会写 testbench”扩展为“能定义验证意图、建立证据链并管理多引擎流程”。对工程师最有迁移价值的能力仍是规格拆解、SVA/形式方法、覆盖率解释、回归基础设施与可审计自动化，而不是绑定某一种 AI 产品。
本周未发现适合单独收录、且由企业官方渠道在覆盖期内发布的数字 IC 验证岗位重大变化。
本周推荐
优先阅读 DVCon Japan 2026 官方论文摘要合集 中以下四项：
- Bridging Static RDC Constraints with Dynamic Simulation using SVA and X-Injection：适合正在处理 RDC waiver 与动态复现断层的团队。
- SpecGuard：适合重构需求追溯与覆盖率签核口径的团队。
- IntelliVerifier：适合评估 changelist-driven regression 和受控 LLM 边界的团队。
- Spec-Driven Formal Verification of SoC Top-Level Connectivity at Scale：适合 SoC 顶层连接规则多、人工审查难以扩展的项目。
以上内容于 2026-09-10 随 DVCon Japan 会议议程公开呈现；摘要中的性能和效果数字均为作者报告。
来源与说明
本期采用 5 个一手来源页面，均为标准组织、会议官网或项目官方代码仓库：
- Accellera 2026 年 8 月通讯（2026-08，官方预告；用于交叉核对 9 月 8 日、10 日会议日期）
- DVCon Taiwan 2026 会议页（事件日期：2026-09-08）
- DVCon Taiwan 2026 官方议程（事件日期：2026-09-08）
- DVCon Japan 2026 官方会议与论文摘要（事件日期：2026-09-10）
- RgGen 官方代码仓库（持续维护；用于核对项目身份与源码入口）
检索也覆盖了 Accellera 新闻、Verilator、cocotb、Yosys、Surelog 等官方发布渠道。覆盖期内未发现可核实的新稳定版本或新标准，因此未用旧版本更新凑数。会议论文中的数据按“作者报告”标注，不视为本刊复现结论。