CMOS 基础

CMOS（Complementary Metal-Oxide-Semiconductor）用互补的 PMOS 与 NMOS 网络实现逻辑功能。它是理解功耗、延迟和静态时序分析的器件级起点。

本页目标

建立从 MOS 管开关模型到 CMOS 反相器，再到动态功耗与传播延迟的完整直觉。

MOS 管的开关模型

在第一轮理解中，可以把 MOS 管近似为受栅极电压控制的开关：

器件	导通条件（简化）	常见位置	擅长传输
NMOS	$V_{GS} > V_{T N}$	下拉网络	强 0
PMOS	$V_{S G} > ∣ V_{T P} ∣$	上拉网络	强 1

互补结构的关键是稳态时理想情况下只有一侧网络导通，因此静态功耗较低。

真实器件不是理想开关。导通电阻与负载电容形成近似的 RC 网络：

t_{p d} \approx 0.69 R_{e q} C_{L}

这条关系会在建立时间和保持时间的分析中再次出现。

CMOS 反相器结构示意 图 1：PMOS 上拉、NMOS 下拉组成的 CMOS 反相器。

输入为低电平时 PMOS 导通，输出被拉高；输入为高电平时 NMOS 导通，输出被拉低。

inverter.sv

module inverter (
  input  logic a,
  output logic y
);
  assign y = ~a;
endmodule

不要混淆模型层次

RTL 中的 ~a 描述逻辑关系，并不会显式创建某一种晶体管尺寸。标准单元映射发生在综合阶段。

反相器的电压传输曲线通常分为输出高电平区、转换区和输出低电平区。转换区越陡，噪声容限通常越好。

噪声容限可写成：

$N M_{H} = V_{O H} - V_{I H}, N M_{L} = V_{I L} - V_{O L}$

制造偏差、电源波动和串扰都会让实际信号偏离理想值。

数字电路的“0”和“1”是电压范围，不是两个精确电压点。

CMOS 功耗主要包括动态功耗、短路功耗和漏电功耗。动态功耗的常用近似是：

$P_{d y nami c} = α C_{L} V_{D D}^{2} f$

自检

为什么降低电源电压对动态功耗特别有效？它又会给时序带来什么代价？